49 10 94 44 021
82 09876 0912
روزهای شنبه الی چهارشنبه از ساعت ۱۰ الی ۲۰

مرکز آموزش میکروتیک

مجری برگزاری دوره ها و آزمون های بین المللی میکروتیک
مرکز آموزش میکروتیک
۲۵ فروردین ۱۳۹۶

استفاده از نتایج تست سخت افزار شبکه

/
نوشته شده توسط
/
دیدگاه0
/

بدیهی ترین استفاده از نتیجه یک تست تمایز بین بخشهای خوب و بد است. این کار را می توان با تستی انجام داد که خرابیها را تشخیص می دهد. وقتی هدف تست کردن تعمیر باشد، ما به تستی توجه می کنیم که خرابیها را مکانیابی کند، و انجام آن دشوارتر است.
تست کردن را می توان در جریان استفاده نرمال از بخش یا سیستم انجام داد؛ چنین تستهایی تستهای همزمان نامیده می شوند. به عنوان مثال، زوجیت بایت، که در آن یک بررسی اضافی به هر هشت بیت اطلاعات افزوده می شود، یک تکنیک تشخیص خطای همزمان شناخته شده است که قادر به تشخیص تعداد فردی از خطاها می باشد. کدهای اصلاح خطا، که در آنها، به عنوان مثال، هفت بیت چک به یک کلمه دیتای ۳۲ بیتی افزوده می شوند، قادر به اصلاح خطاهای تک-بیتی و تشخیص خطاهای بیت-دوبل می باشند.

 

تستهای همزمان، که در کامپیوترهای مقاوم در برابر خرابی استفاده وسیعی دارند، مد نظر این کتاب نمی باشند. تستهای غیرهمزمان تستهایی هستند که در جریان استفاده نرمال از بخش یا سیستم قابل انجام نیستند زیرا دیتای نرمال را حفظ نمی کنند. آنها دارای مزیت امکان تشخیص و/یا مکانیابی خرابیهای پیچیده تر هستند؛ این تستها موضوع این کتاب هستند.
طراحی برای تست پذیری (DFT) تکنیکی است که امکان انجام سریعتر و/یا با یک پوشش خرابی بالاتر را برای تستهای غیرهمزمان از طریق گنجاندن مداربندی اضافی روی تراشه ای که باید تست شود فراهم می آورد. DFT در زمان تست کردن مدارهای متوالی مورد استفاده فراوانی قرار می گیرد.

 

وقتی یک تست باید برای یک خرابی معین در یک مدار ترکیبی با n ورودی طراحی شود، فضای جستجو برای یافتن یک محرک تست مناسب برای آن خرابی از ۲n نقطه تشکیل می یابد. در مورد یک مدار متوالی دارای f فلیپ فلاپ، به علت ۲f حالتی که f فلیپ فلاپ ممکن است بگیرند، فضای جستجو به ۲n+f نقطه افزایش می یابد. علاوه بر این، از آنجا که ما نمی توانیم مستقیما خطوط حالت فعلی یک مدار متوالی را کنترل کنیم و همچنین نمی توانیم مستقیما خطوط حالت بعدی را مشاهده نمائیم، یک توالی تنظیم برای بردن مدار به حالت مطلوب و یک توالی انتشار برای انتشار خطاها، در صورت وجود، از خطوط حالت بعدی به خروجیهای اولیه لازم هستند. این سبب می شود که تولید تست به یک کار بسیار دشوار برای هر مدار واقگرایانه ای تبدیل شود.

 

به منظور کاستن از مشکل، یک تکنیک DFT را می توان استفاده نمود که، در حالت تست، به تمام فلیپ فلاپها امکان شکل دادن یک ثبات تغییر مکان (shift register) بزرگ را می دهد. به عنوان یک شیفت رجیستر، فلیپ فلاپها را می توان به راحتی تست نمود (با شیفت دادن توالیهای ۰ و ۱ به داخل و خارج)؛ در حالی که همزمان محرک تست برای بخش منطقی مدار را می توان به داخل، و پاسخهای تست را به خارج شیفت داد، و بدین طریق مساله تست کردن مدار متوالی به تست کردن مدار ترکیبی کاهش می یابد. این شکل خاص از DFT طراحی اسکن نامیده می شود.
وقتی مقدار مداربندی روی تراشه برای اهداف آزمایشی تا جایی افزایش می یابد که محرکهای تست را بتوان تولید نمود و پاسخهای تست را روی تراشه مشاهده نمود، ما از خود آزمونی تعبیه شده داخلی (BIST) صحبت می کنیم که نیاز به یک تجهیز تست اتوماتیک (ATE) را مرتفع می کند و امکان تست نمودن در حالت سریع (در نرخ کلاک نرمال) را فراهم می آورد.